2, W1320-02

HIGH ELECTRON MOBILITY FIELD EFFECT SEMICONDUCTOR DEVICE

Patent number:

JP6084959

Publication date:

1994-03-25

Inventor:

SAITO JUNJI

Applicant:

FUJITSU LTD

Classification:

- international:

H01L21/338; H01L29/812

- european:

Application number:

JP19920237933 19920907


Priority number(s):

Report a data error here

Abstract of **JP6084959**

PURPOSE:To increase two-dimensional electron gas concentration and to increase carrier mobility by so simply modifying as to insert an Inlays layer, an Inks layer itself having large Inks composition ratio into an Inlays channel layer.

Inlays channel layer.
CONSTITUTION:A GaAs. buffer layer 2, an Inlays channel layer 3, an Inks channel layer 9, an Inlays channel layer 3, an AlGaAs carrier supply layer 4, a GaAs cap layer 5 are sequentially laminated on a semi-insulating GaAs substrate 1. A contact of the layer 5 is provided and a source electrode 6, a drain electrode 7 arranged at an interval are provided. A gate electrode 8 in contact with the AlGaAs carrier supply layer between the electrodes 6 and 7 is provided. Thus, a hetero structure of high quality is provided, and excellent low noise characteristics are obtained.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-84959

(43)公開日 平成6年(1994)3月25日

(51) Int.Cl.⁵

識別記号 庁内整理番号 FI

技術表示箇所

HO1L 21/338

29/812

7376-4M

HO1L 29/80

H

審査請求 未請求 請求項の数13(全 11 頁)

(21)出願番号

特願平4-237933

(71)出願人 000005223

富士通株式会社

平成4年(1992)9月7日 (22)出願日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 斎藤 淳二

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)


高電子移動度電界効果半導体装置 (54)【発明の名称】

(57)【要約】

高電子移動度電界効果半導体装置に関し、歪 【目的】 層の組成比と層厚との関係で、ヘテロ界面近傍に於ける 組成比を大とすることで電子親和力の差を大きくして も、結晶欠陥の導入がなく、高品質のヘテロ構造とな り、2DEG濃度が十分に高く、従って、低雑音特性が 優れているものを得られるようにする。

【構成】 半絶縁性GaAs基板1上に順に積層したG aAsパッファ層2及びInGaAsチャネル層3及び InAsチャネル層9及びInGaAsチャネル層3及 びAlGaAsキャリヤ供給層4及び前記AlGaAs キャリヤ供給層4と同導電型のGaAsキャップ層5を 含む多層へテロ構造と、前記GaAsキャップ層5にコ ンタクトすると共に間隔をおいて配設されたソース電極 6 及びドレイン電極7と、前記ソース電極6とドレイン 電極7との間に在って前記A1GaAsキャリヤ供給層 4にコンタクトするゲート電極8とを備える。

原理を解説する為のHEMTを表す要部切断側面図



1:牛拖焊性G x A s 卷板

2:GaAsパッファ眉

3:InGaAsテャネル層

4:AlGaAsキャリヤ供給層 5:GaAsキャップ層

6:ソース地位

7:アレイン電極

8:ゲート電板 9:InA8チャネル層 1

【特許請求の範囲】

【請求項1】半絶縁性GaAs基板上に順に積層したノンドープGaAsバッファ層及びノンドープInGaAsチャネル層及びノンドープInAsチャネル層及びノンドープInGaAsチャネル層及び二次元キャリヤ・ガスを生成させるのに必要な不純物を含有したAIGaAsキャリヤ供給層及び前記AIGaAsキャリヤ供給層と同導電型のGaAsキャップ層を含む多層へテロ構造と、

前記GaAsキャップ層にコンタクトすると共に間隔を おいて配設されたソース電極及びドレイン電極と、

前記ソース電極とドレイン電極との間に在って前記A1 GaAsキャリヤ供給層にコンタクトするゲート電極と を備えてなることを特徴とする高電子移動度電界効果半 導体装置。

【請求項2】基板側から順に積屑したInGaAsチャネル層及びInAsチャネル層及びInGaAsチャネル層及びInGaAsチャネル層及びGaAsキャップ層からなる積層体の下地がノンドープAIGaAsバッファ層であることを特徴とする請求項1記載の高電子移動度電界効果半導体装置。

【請求項3】A1GaAsキャリヤ供給層を二次元キャリヤ・ガスを生成させるのに必要な不純物を含有したInGaPキャリヤ供給層に代替してなることを特徴とする請求項1或いは2記載の高電子移動度電界効果半導体装置。

【請求項4】A1GaAsバッファ層をノンドープInGaPバッファ層に代替すると共にA1GaAsキャリヤ供給層をInGaPキャリヤ供給層に代替してなることを特徴とする請求項2記載の高電子移動度電界効果半 30 導体装置。

【請求項5】InGaAsチャネル層及びInAsチャネル層及びInGaAsチャネル層及びInGaAsチャネル層からなる積層体が量子井戸をなしていることを特徴とする請求項1或いは請求項2或いは請求項3或いは請求項4記載の高電子移動度電界効果半導体装置。

【請求項6】 In As チャネル層が介挿された In Ga As チャネル層の複数の積層体を備えてなることを特徴とする請求項1或いは請求項2或いは請求項3或いは請求項4記載の高電子移動度電界効果半導体装置。

【請求項7】InAsチャネル層が介挿されたInGa Asチャネル層からなる複数の積層体が多重量子井戸を なしていることを特徴とする請求項6記載の高電子移動 度電界効果半導体装置。

【請求項8】キャリヤ供給層の下地がノンドープの同じ 材料で構成されたスペーサ層であることを特徴とする請 求項1或いは請求項2或いは請求項3或いは請求項4或 いは請求項5或いは請求項6或いは請求項7記載の高電 子移動度電界効果半導体装置。

【請求項9】キャップ層がキャリヤ供給層と同導電型の 50

InGaAsを含んでなることを特徴とする請求項1或いは請求項2或いは請求項3或いは請求項4或いは請求項4或いは請求項4或いは請求項5或いは請求項6或いは請求項7或いは請求項8記載の高電子移動度電界効果半導体装置。

【請求項10】チャネル層を構成するIn, Gai-, As に於けるInAs組成比yが0.1~0.3の範囲で選択されてなることを特徴とする請求項1或いは請求項2或いは請求項3或いは請求項4記載の高電子移動度電界効果半導体装置。

【請求項11】キャリヤ供給層を構成するAl. Ga 1-1 AsのAlAs組成比xが0~0. 3の範囲で選択 されてなることを特徴とする請求項1或いは請求項2記 載の高重子移動度電界効果半導体装置。

【請求項12】チャネル層を構成するIn, Gai-, As に於けるInAs組成比yが0.1~0.3の範囲で選択されてなることを特徴とする請求項11記載の高電子移動度電界効果半導体装置。

【請求項13】InGaAsチャネル層及びInAsチャネル層及びInGaAsチャネル層からなる積層体を基板側から順に積層したノンドーブIn,1Ga1-,1Asチャネル層及びノンドーブIn,2Ga1-,2Asチャネル層及びノンドーブIn,1Ga1-,1Asチャネル層及びノンドーブIn,1Ga1-,1Asチャネル層からなる積層体に代替し且つIn,2Ga1-,2AsはIn,1Ga1-,1Asと比較してInAsの組成比がソ2シソ上であることを特徴とする請求項1或いは請求項2或いは請求項5或いは請求項6或いは請求項7記載の高電子移動度電界効果半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、二次元電子ガス層をチャネルとして利用する電界効果半導体装置、即ち、高電子移動度電界効果半導体装置の改良に関する。

【0002】現在、単結晶半導体基板上に多層或いはへ テロ構造をなすエピタキシャル成長半導体層を成長さ せ、新しい電子デバイスや光デバイスが実現されてい る。例えば、GaAs層及びSiドーピングAlGaA s層からなるヘテロ・エピタキシャル構造、即ちGaA s/AlGaAsヘテロ・エピタキシャル構造は、ヘテ ロ界面に於けるGaAs層側に高い電子移動度をもった 2DEG層をチャネルに利用する電界効果トランジスタ がHEMT (high electron mobil ity transistor)である。

【0003】このHEMTは、エピタキシャル成長技術の進歩に起因して初めて実現された新しい電子デバイスの一つであって、その優れた低雑音特性を活かして、例えば衛星通信や衛星放送に於ける増幅器として活躍しているのであるが、未だ改良されなければならない点が存在している。

50 [0004]

.3

【従来の技術】従来のHEMTに於いては、2DEG層に於ける二次元電子ガス濃度を大きくする為、AIGaAs層に対するSIのドーピング濃度を高めたり、GaAsとAIGaAsとの間の電子親和力の差を大きくする、即ち、AIGaAsに於けるAIAsの組成比を大きくするなどの試みがなされている。

【0005】然しながら、A1GaAs層には、Siドナー不純物に起因する深い電子トラップ準位でなるDXセンタが存在し、前記したようにSiのドーピング濃度を高めたり、A1Asの組成比を大きくした場合、この 10 DXセンタの濃度が増大する為、HEMTの電気的特性が却って劣化することが知られている。

【0006】この問題を解決する為の方法として、GaAs/AlAsへテロ構造に替え、二次元電子ガス層が生成されるチャネル層をGaAsに比較して更に電子親和力が大きいInGaAs/AlGaAsへテロ構造が現れている。

【0007】図8はInGaAs/AlGaAsへテロ 構造を用いたHEMTを表す要部切断側面図である。図 中、1は半絶縁性GaAs基板、2はノンドープGaA 20 sパッファ層、3はノンドープInGaAsチャネル 層、4はn型AlGaAsキャリヤ供給層、5はn型G aAsキャップ層、6はソース電極、7はドレイン電 板、8はゲート電極をそれぞれ示している。

【0008】このHEMTに於いて、ノンドープInG a As チャネル層 3 は、厚さ例えば 100 (Å) ~ 20 0 (Å) であって、実際には In, Ga_{1-} , As (0. $1 \le y \le 0$. 25) を材料とし、n型A1GaAsキャリヤ供給層 4 との界面近傍に生成される 2DEGをチャネル電流として用いるものである。

【0009】通常、InGaAsはGaAsに比較して電子親和力が大きいことから、GaAs/AlGaAsへテロ構造に比較して伝導帯の底に於けるエネルギ・バンド不連続幅が大きく、その結果、ヘテロ界面近傍のInGaAsチャネル層3側に蓄積される2DEGの濃度は、従来のGaAs/AlGaAsヘテロ構造に比較して二倍程度は増加する。この2DEG濃度の増加は、HEMTの低雑音特性を向上させるのに有効であることが知られている。

[0010]

【発明が解決しようとする課題】前記したように、In, Ga1-, Asに於けるInAs組成比yを大きくし、また、Al, Ga1-, Asに於けるAlAs組成比xを大きくしたAlGaAs/InGaAsへテロ構造を形成すれば、電子親和力の差が大きくなることは良いとしても、現実的には、AlGaAsとの間の結晶格子不整合、或いは、バッファ層(又は基板)であるGaAsとの間の結晶格子不整合が大きくなってしまい、品質良好な単結晶を成長させることができない。

【0011】この為、通常、AlGaAsに於けるAl 50 ノンドープInAsチャネル層9)及びノンドープIn

4

As組成比xは0.3以下とし、また、InGaAsに 於けるInAs組成比yは0.2程度とし、そして、層 厚は150(A)程度としている。このInGaAs層 の層厚は、その組成比yの大きさに依ってGaAsとの 間で結晶欠陥を生じないで成長が可能な層厚(臨界層 厚)に制限される。

【0012】InAs組成比yとInGaAs層の層厚との関係については、理論的な計算に依るマテウス(Matthews)のモデルや、ホトルミネセンス(photoluminescence:PL)測定、ホール(Hall)測定、反射高速電子線回折(RHEED)測定などによる実験結果などから、幾つかの値が文献に紹介されている。

【0013】例えば、内田等は、ヘテロ界面近傍のキャリヤ濃度を測定する方法で、前記臨界層厚を実験的に調べている。図9はGaAs/Inr Gai-r As/GaAsへテロ構造に於けるInGaAs層臨界層厚とIn組成xとの関係を表す線図である(要すれば、「電子通信学会技術報告研究 ED88-94(1988)pp 9~14」を参照)。図に於いて、Neep はヘテロ界面近傍のキャリヤ濃度を示している。

【0014】本発明では、ヘテロ構造に於ける電子親和力の差を大きくして2DEG濃度を高める場合に於いて、歪層の組成比と層厚との関係で、ヘテロ界面近傍に於ける組成比を大きくすることで電子親和力の差を大きくしても、結晶欠陥の導人がなく、高品質のヘテロ構造となり、2DEG濃度は十分に高く、従って、低雑音特性が優れているものを得られるようにする。

[0015]

30

【課題を解決するための手段】図1は本発明の原理を解 説する為のHEMTを表す要部切断側面図であり、図8 に於いて用いた記号と同記号は同部分を表すか或いは同 じ意味を持つものとする。

【0016】図示のHEMTが図8に見られるHEMT と相違するところはノンドープInGaAsチャネル層 3内にノンドープInAsチャネル層9を介挿したところにある。このノンドープInAsチャネル層9は、図示されているような単層ではなくて、複数層に分けて介挿しても良く、また、純粋なInAsを材料とするものでなくても、ノンドープInGaAsチャネル層3に比較してInAsの組成比が大きいノンドープInGaAs 唇であっても良い。

【0017】前記したところから、本発明に依る高電子移動度電界効果半導体装置に於いては、(1)半絶縁性GaAs基板(例えば半絶縁性GaAs基板1)上に順に成長させたノンドープGaAsバッファ層(例えばノンドープGaAsバッファ層2)及びノンドープInGaAsチャネル層(例えばノンドープInGaAsチャネル層3)及びノンドープInAsチャネル層(例えば

5

GaAsチャネル層 (例えばノンドープInGaAsチャネル層 3) 及び二次元キャリヤ・ガスを生成させるのに必要な不純物を含有したAlGaAsキャリヤ供給層 (7) (例えばSiドープのn型AlGaAsキャリヤ供給層と同導電型のGaAsキャップ層 (例えばSlをドープしたn型Ga [0(Asキャップ層 5)を含む多層へテロ構造と、前配Al (3) GaAsキャリヤ供給層と同導電型のGaAsキャップ 同にコンタクトすると共に間隔をおいて配設されたソース電極 (例えばソース電極 6) 及びドレイン電極 (例え 10 いは、ばドレイン電極 7) と、前記ソース電極とドレイン電極 (例えばソース電極とドレイン電極 20 によりとの間に在って前記AlGaAsキャリヤ供給層にコンタクトするゲート電極 (例えばゲート電極 8) とを備えてなることを特徴とするか、或いは、とを特徴とするか、或いは、

【0018】(2)前記(1)に於いて、順に成長されたInGaAsチャネル層及びInAsチャネル層及びInAsチャネル層及びInGaAsキャリヤ供給層及びGaAsキャップ層からなる積層体の下地がノンドープA1GaAsパッファ層(例えばノンドープA10.25 Ga0.75 Asパッファ層20)であることを特徴と 20するか、或いは、

【0019】(3)前記(1)或いは(2)に於いて、AlGaAsキャリヤ供給層を二次元キャリヤ・ガスを生成させるのに必要な不純物を含有したInGaPキャリヤ供給層(例えばSiドープのn型InGaPキャリヤ供給層21)に代替してなることを特徴とするか、或いは、

【0020】(4)前記(2)に於いて、AlGaAs パッファ層とAlGaAsキャリヤ供給層とをInGa Pパッファ層とInGaPキャリヤ供給層(例えばSi ドープのn型InGaPキャリヤ供給層21)とに代替 してなることを特徴とするか、或いは、

【0021】(5)前記(1)或いは(2)或いは(3)或いは(4)に於いて、InGaAsチャネル層及びInAsチャネル層及びInGaAsチャネル層からなる積層体が量子井戸をなしていることを特徴とするか、或いは、

【0022】(6)前記(1)或いは(2)或いは(3)或いは(4)に於いて、InAsチャネル層が介揮されたInGaAsチャネル層の複数の積層体を備え 40てなることを特徴とするか、或いは、

【0023】(7)前記(6)に於いて、InAsチャネル層が介挿されたInGaAsチャネル層からなる複数の積層体が多重量子井戸をなしていることを特徴とするか、或いは、

【0024】(8)前記(1)或いは(2)或いは(3)或いは(4)或いは(5)或いは(6)或いは(7)に於いて、キャリヤ供給層の下地がノンドープの同じ材料で構成されたスペーサ層であることを特徴とするか、或いは、

【0025】(9)前記(1)或いは(2)或いは(3)或いは(4)或いは(5)或いは(6)或いは(7)或いは(8)に於いて、キャップ層がキャリヤ供給層と同導電型のInGaAsを含んでなることを特徴

【0026】 (10) 前記 (1) 或いは (2) 或いは (3) 或いは (4) に於いて、チャネル層を構成する In, Gai-, Asに於ける In As組成比yが 0.1~0.3の範囲で選択されてなることを特徴とするか、或いは

【0027】 (11) 前記 (1) 或いは (2) に於いて、キャリヤ供給層を構成するAl. Gai-AsのAlAs組成比xが0~0.3の範囲で選択されてなることを特徴とするか、或いは、

【0028】 (12) 前記 (11) に於いて、チャネル層を構成するIn, Ga_{1-} , As に於けるInAs 組成比 y が 0. $1\sim0$. 3 の範囲で選択されてなることを特徴とするか、或いは、

【0029】(13)前記(1)或いは(2)或いは(5)或いは(6)或いは(7)に於いて、InGaAsチャネル層及びInAsチャネル層及びInGaAsチャネル層及びInGaAsチャネル層からなる積層体をノンドープIn,1Ga1-,1Asチャネル層及びノンドープIn,2Ga1-,2Asチャネル層及びノンドープIn,1Ga1-,1Asチャネル層からなる積層体に代替し且つIn,2Ga1-,2AsはIn,1Ga1-,1Asと比較してInAsの組成比がy2 > y1であることを特徴とする。

[0030]

とするか、或いは、

【作用】図1に見られる通り、本発明に於いては、従来例として図8について説明したInGaAs歪層チャネル構造、即ちシュード・モルフィック(pseudo-morphic)結晶構造のInGaAs歪層からなるチャネル層内に更にInAsからなるチャネル層或いはInAsの組成比が大きいInGaAsからなるチャネル層を介挿した構造になっている。

【0031】即ち、従来から用いられている組成のInGaAsチャネル層を緩衝層として利用し、InAs組成比が大きいInGaAs層或いはInAs層を介挿して結晶欠陥の発生を緩和して、InAs組成比が大きいInGaAsチャネル層を用いることが困難であった原因を取り除いている。

【0032】図2は図1に表したHEMTに於けるエネルギ・バンド・ダイヤグラムであって、便宜上、伝導帯の底のみを表し、図1に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。図に於いて、Ec は伝導帯の底、Ec はフェルミ・レベルをそれぞれ示している。

【0033】図から判るように、本発明に依るHEMTでは、従来のHEMTに於けるノンドープInGaAs 50 チャネル層のポテンシャル井戸中にInAsチャネル層

に依る更に深いポテンシャル井戸(層厚の如何に依って は量了井戸)が生成されている。

【0034】通常、InGaAsはAlGaAsやGa Asよりも電子親和力が大きく、その為、GaAs/A 1 GaAs ヘテロ構造に比較して伝導帯の底Ecの不連 続幅を大きくとることができ、従ってヘテロ界面に生成 される2DEG濃度は高くなる。

【0035】ところで、In, Gai-, Asに於けるI nAs組成比yを大きくするにつれて伝導帯の底Ecの 不連続幅は大きくなるから、2DEG濃度は増大する筈 10 である。然しながら、InAsはGaAsに比較して格 子定数が約7 [%] 大きく、GaAs層上やAlGaA s層上にInGaAs層を成長させる場合には、InA sの組成を0.3以下にし、且つ、InGaAs層の層 厚も臨界層厚以下にすることが必要である。この制限を 破った場合には、結晶欠陥が導入され、良質な単結晶成 長は不可能となる。

【0036】本発明では、前記したところから明らかな ように、GaAs層やAlGaAs層に接する部分には 従来通りのInGaAs層を用い、このInGaAs層 20 中にInAs組成比が大きいIn, Gai-, As層、或 いはInAs層そのものを介挿し、より大きい電子親和 力をもつチャネル層を実現しているのである。

【0037】一般に、高純度のGaAs結晶に於ける電 子移動度は室温で8500 (cm² / V・s) であり、ま た、高純度のInAs結晶に於ける電子移動度は室温で 33000 (cm² / V・s) 程度であることが知られて いる。従って、InGaAsのみからなるチャネル層に 比較し、ІпАѕからなるチャネル層を介揮した場合に は、2DEG濃度が増加するのみならず、電子移動度も 増加するから、本発明のヘテロ構造を用いたHEMTの 性能は大きく向上する。

[0038]

【実施例】図3は本発明に於ける第一実施例を解説する 為のIIEMTを表す要部切断側面図であり、図1に於い て用いた記号と同記号は同部分を表すか或いは同じ意味 を持つものとする。

【0039】第一実施例を製造する場合の工程を説明す ると次の通りである。

3 - (1)

分子線エピタキシャル成長 (molecular be am epitaxy:MBE) 法を適用することに依 って、面指数が(100)である半絶縁性GaAs基板 11に次の各半導体層を順に成長させる。

ノンドープGαΑςパッファ層12:厚さ0.6 [μ m)

ノンドープ I no.2 Gao.8 Asチャネル層13:厚さ 6 (nm)

ノンドープInAsチャネル層19:厚さ5 [nm] ノンドープ $I_{10.2}$ $G_{20.8}$ A_{5} チャネル I_{20} I_{2

4 (nm)

n型A 10.25 G a0.76 A S キャリヤ供給層 1 4: 厚さ5 0 (nm)

n型GaAsキャップ層15:100 (nm)

尚、キャリヤ供給唇14及びキャップ唇15にはn型不 純物としてSiをドーピングしてあり、そのドーピング 濃度は10¹⁸ (cm⁻¹) とした。

【0040】このウエハの段階で、2DEG特性をホー ル (Ha11) 測定に依って評価したところ、77 (K)での移動度μが12000 (cm² /V・s)、2 DEG濃度n: が3. 5×10¹² [cm⁻²] であった。こ れらの値は、図8に見られる従来例に於けるチャネル 層、即ち、厚さ15 [nm] のノンドープIno.2 Ga a.8 Asチャネル層を用いた場合に比較すると、移動度 μが約30 [%]、2DEG濃度ns が約40 [%] も それぞれ増大している。

[0041]3-(2)

前記のようにして作成したウエハに対して、真空蒸着法 を適用することに依り、厚さ例えば100 [nm] /3 00 [nm] のAuGe/Au膜を形成する。

3 - (3)

リソグラフィ技術に於けるレジスト・プロセス、蒸着 法、リフト・オフ法を適用することに依って、AuGe /Au膜のパターニングを行ってソース電極16及びド レイン電極17を形成する。

[0042]3-(4)

リソグラフィ技術に於けるレジスト・プロセス及びエッ チング・ガスを(CF4 + CHF2)とする反応性イオ ン・エッチング (reactive ion etch ing:RIE) 法を適用することに依り、n型GaA s キャップ層 15 をエッチングしてゲート・リセス 15 Aを形成する。

3 - (5)

ゲート・リセス15Aを形成した際にマスクとして用い たレジスト膜をそのまま残した状態で、蒸着法を適用す ることに依り、厚さ例えば300 [nm]のA1膜を形 成する。

3 - (6)

レジスト膜の剥離液中に浸漬し、レジスト膜上のA1膜 40 をリフト・オフ法に依って除去することでゲート電極1 8を形成する。

【0043】前記のようにして完成させたHEMTの雑 音指数NFを測定したところ、12 [GHz] で0.4 5 (dB) が得られ、また、その時の利得は12 (d B] であった。この雑音指数NFの値は、前配した従来 のノンドープIno.2 Gao.8Asチャネル層のみを用 いた場合と比較して約20〔%〕の改善である。

【0044】図4は本発明に於ける第二実施例を解説す る為のHEMTを表す要部切断側面図であり、図1に於 味を持つものとする。第二実施例が第一実施例と相違す るところは、ノンドープGaAsパッファ層12と基板 側のノンドープIno.2 Gao.8 Asチャネル層13と の間にノンドープA 10.25 G ao.75 A S パッファ層20 を介挿した点にある。尚、この場合、ノンドープGaA s パッファ層 1 2 の厚さは 0.5 (μm) であり、ま た、ノンドープA lo.25 G ao.75 A S パッファ層20の 厚さは0.1 [µm] であって、合計して第一実施例の ノンドープGaAsパッファ層12の厚さと同様に0. 6 [μm] となるようにしてある。

【0045】前記のようにする理由は、本発明が特徴と するノンドープInAsチャネル層19及び一部電子の しみ出し即ち波動関数のしみ出しがあると考えられる厚 さ6 [nm] と4 [nm] の基板側及び表面側ノンドー プIno.2 Gao.8 Asチャネル層13に対して、その 直下にAIGaAsからなるパッファ層20を導入する ことに依って、GaAs層のみの場合に比較して伝導帯 の底に於ける不連続が大きくなるようにして、電子のパ ッファ層側へのしみ出しを抑制することができることに 依る。これをHEMTの静特性で言うならば、I-V 20 (電流-電圧) 特性に於いて、飽和のカーブが平坦にな り、ピンチ・オフ特性が良好になることを意味する。

【0046】図5は本発明に於ける第三実施例を解説す る為のHEMTを表す要部切断側面図であり、図1に於 いて用いた記号と同記号は同部分を表すか或いは同じ意 味を持つものとする。第三実施例が第一実施例と相違す るところは、n型A 10.25 G ao.75 A S キャリヤ供給層 14をSiドープしたn型InGaPキャリヤ供給層2 1に代替した点にある。

比較してエネルギ・バンド・ギャップが狭い為、InG a As層に対して伝導帯の底に於ける不連続は小さくな り、従って2DEG濃度を高める上では不利である。と ころが、InGaP層はAlGaAs層に比較し、DX センタと呼ばれる深い電子トラップが存在しないこと、 或いは表面準位密度が少ない為に表面空乏層が小さく、 従ってキャリヤ供給層の層厚を薄くすることができるな どの捨てがたい利点がある。

【0048】かつて、InGaP/InGaAsヘテロ 構造を用いたHEMTを試作したとの報告はなされてい 40 るのであるが、前記したように、2DEG濃度を高める ことができない旨の問題がある。然しながら、本発明に 依れば、別の手段、即ちInGaAsチャネル層13内 にInAsチャネル層19を介挿したことに依って伝導 帯の底に於ける不連続を大きくし、2DEG濃度を高め ることができるので前記問題は解消され、InGaP/ InGaAsヘテロ構造の前記利点のみを享受すること ができる。

【0019】図6は本発明に於ける第四実施例を解説す る為のHEMTを表す要部切断側面図であり、図1に於 50

いて用いた記号と同記号は同部分を表すか或いは同じ意 味を持つものとする。第四実施例が第一実施例と相違す るところは、ノンドープIno.2 Gao.8 Asチャネル 層13内にノンドープA1Asチャネル層19が二層に なって介挿されている点にある。

10

【0050】ここで、チャネル層をなす各半導体層の具 体的な積層構造を例示すると次の通りである。

基板側ノンドープIno.2 Gao.8 Asチャネル層1 3:厚さ3 [nm]

10 ノンドープInAs チャネル層19:厚さ5 [nm] ノンドープIno.2 Gao.8 Asチャネル層13:厚さ 2 [nm]

ノンドープInAsチャネル層19:厚さ5〔nm〕 表面側ノンドープIno.2 Gao.s Asチャネル層1 3:厚さ3 (nm)

【0051】本発明では、結晶欠陥を発生させないよう にする為、Inc. 2 Gao. 8 As チャネル層 1 3 中に介 挿される I n A s チャネル層 1 9 の厚さには制限があ り、前記実施例に挙げた5 [nm]程度が適切である。 然しながら、5 [nm] 程度の厚さでは、2DEGを完 全に閉じ込めることは困難であり、より多くの2DEG を In As チャネル層 19 に蓄積するには、更に厚い、 例えば10 [nm] ~15 [nm] 程度にすることが必 要である。

【0052】第四実施例は、前記した二律背反的な条件 を満足させることができる。即ち、チャネル層としてI nAs/InGaAs多層構造を用いていることから、 InAs層の合計した層厚は厚くなっていて、その結 果、InAsチャネル層を走行する2DEGの量(割 【0047】本来、InGaP層は、AlGaAs層に 30 合)を大きく、そして、InGaAsチャネル層を走行 する2DEGの量(割合)を小さくすることができるも のであり、2DEGの移動度μは第一実施例に比較して 約20 [%] 程度も増大することができる。

> 【0053】図7は本発明に於ける第五実施例を解説す る為のIIEMTを表す要部切断側面図であり、図1に於 いて用いた記号と同記号は同部分を表すか或いは同じ意 味を持つものとする。第五実施例が第一実施例と相違す るところは、第二実施例と同様、ノンドープGaAsバ ッファ層12と基板側のノンドープIno.2 Gao.8 A s チャネル層13との間にノンドープA 10.25 G ao.75 Asパッファ層20を介挿した点、及び、厚さ5〔n m) のノンドープInAsチャネル層19を厚さ10 [nm] のノンドープIno.4 Gao.6 Asチャネル層 22に代替した点にある。

【0054】第四実施例の説明でも述べたように、【n Asチャネル層が厚さ5 [nm] 程度では、InAsチ ャネル層を走行する2DEG濃度とInGaAsチャネ ル層を走行する2DEG濃度とは同程度になってしま う。その理由は、2DEGの波動関数の深さ方向の拡が りが約10 [nm] ~15 [nm] となるからである。

In As チャネル層の厚さは臨界層厚を越えて厚くすることはできないから、In As チャネル層の組成比をIn Ga As チャネル層側の組成比に近づけて臨界層厚を厚くできるようにする必要がある。そこで、第五実施例では、In As 組成比を 0. 4とすることに依って、厚さが 10 (nm) である Ino.4 Gao.6 As チャネル層 22を Ino.2 Gao.8 As チャネル層 13の間に介積することを可能にしたのである。

[0055]

【発明の効果】本発明に依る高電子移動度電界効果半導 10 体装置に於いては、InGaAsチャネル層にInAs 組成比が大きいInGaAs層やInAs層そのものを介挿する簡単な改変を施すことで、チャネル層の電子親和力を増大させることが可能であり、その結果、2DE G濃度の増大及びキャリヤ移動度の増大が可能となり、性能は大きく向上する。

【図面の簡単な説明】

【図1】本発明の原理を解説する為のHEMTを表す要部切断側面図である。

【図2】図1に表したHEMTに於けるエネルギ・バン 20 ド・ダイヤグラムである。

【図3】本発明に於ける第一実施例を解説する為のHE MTを表す要部切断側面図である。

【図4】本発明に於ける第二実施例を解説する為のHE MTを表す要部切断側面図である。

【図5】本発明に於ける第三実施例を解説する為のHE MTを表す要部切断側面図である。

【図6】本発明に於ける第四実施例を解説する為のHE MTを表す要部切断側面図である。

【図7】本発明に於ける第五実施例を解説する為のHE 30

12

MTを表す要部切断側面図である。

【図8】InGaAs/AlGaAsへテロ構造を用いたHEMTを表す要部切断側面図である。

【図9】GaAs/In. Ga1-x As/GaAsへテロ構造に於けるInGaAs層臨界層厚とIn組成xとの関係を表す線図である。

【符号の説明】


- 1 半絶縁性GaAs基板
- 2 ノンドープGaAsパッファ層
- 3 ノンドープInGaAsチャネル層
 - 4 n型AlGaAsキャリヤ供給層
 - 5 n型GaAsキャップ層
 - 6 ソース電極
 - 7 ドレイン電極
 - 8 ゲート電極
 - 9 ノンドープInAsチャネル層
 - 11 半絶縁性GaAs基板
 - 12 ノンドープGaAsパッファ層
 - 13 ノンドープIno.2 Gao.8 Asチャネル層
-) 14 n型A lo. 28 G ao. 18 A S キャリヤ供給層
 - 15 n型GaAsキャップ層
 - 16 ソース電極
 - 17 ドレイン電極
 - 18 ゲート電極
 - 19 ノンドープInAsチャネル層
 - 20 ノンドープA lo.25 G ao.75 A S パッファ層
 - 21 Siドープn型InGaPキャリヤ供給層
 - 22 ノンドープ I no.4 Gao.6 As チャネル層
 - Ec 伝導帯の底
- O E_F フェルミ・レベル

【図1】

原理を解説する為のHEMTを安す要部切断側面図

[図2]

HEMTに於けるエネルギ・パンド・ダイヤグラム



1:半絕像性GaAs基板

2:GaAsパッファ層

3: InGaAsチャネル圏 4:AlGaAsキャリヤ供給圏


5: GaA8キャップ暦

6:ソース電極

7:ドレイン電極

8:ゲート電極

9: IコA 8チャネル圏



2:GaAsパッファ暦

3:InGaAsチャネル層


4:A1GaAsキャリヤ供給層

8:ゲート電板

9:InAsチャネル暦

【図5】

第三字施例を解説する為のHEMTを表す要部切断側面図




21:InGaPキャリヤ供給層


[図3]

[図4]

第一実施例を解説する為のHEMTを表す要部切断側面図

第二実施例を解説する為のHEMTを表す要部切断側面図





- 11:半絕降性GaAs基板
- **12:GaAsパッファ層**
- 13: Int. aGao. ASチャネル層
- 14:A1_{c. 15}Ga_{c. 74}Asキャリヤ供給層
- 15:GaAsキャップ階
- 15A:ゲート・リセス
- 16:ソース電極
- 17:ドレイン電極
- 18:ゲート電極
- 19: I nAsチャネル層


20:ノンドープAl_{0.25}Ga_{0.75}Asパッファ暦

【図6】


【図7】

第四実施例を解説する為のHEMTを表す要部切断側面図

第五実施例を解説する為のHEMTを表す要部切断側面図




19:InAsチャネル暦



20: ノンドープAl_{d. 28}Ga_{d. 78}Asパッファ階 22: ノンドープIn_{d. 4}Ga_{d. 5}Asチャネル間

[図8]

InGaAs/AlGaAsヘテロ構造を用いたHEMT を表す要部切断側面図



1:半絶縁性GaAs基板

2:GaAsパッファ層

3:InGaAsチャネル暦

4:AlGsAsキャリヤ供給層

5:GaAsキャップ層


6:ソース電極

7:ドレイン電極

8:ゲート電極

[図9]

GaAs/In_aGa_{1-x}As/GaAsヘテロ構造の InGaAs層臨界層厚とIn組織xとの関係を衰す線図



---- 機械的平衡モデル (Maithews のモデル)
--- エネルギー均衡モデル